TABELA DOS GRAUS E QUADRANTES

DERIVADAS E INTEGRAIS

   PRINCIPAIS FÓRMULAS DE DERIVAÇÃO E INTEGRAÇÃO

MEMÓRIA PRINCIPAL

Cálculos -  Capacidade da Memória Principal ( MP )

01.  Definições Importantes

a.   A memória principal é organizada em um conjunto de N

      células, cada uma podendo armazenar um quantidade M

      de bits;

b.   N = a capacidade da memória, dada pela quantidade  de

       células ou de endereços que a memória possui;

c.   M quantidade de bits que podem ser armazenados  em uma

      célula.

      Obs.:   Esses bits representam a informação em si, seja uma

           Instrução ( ou parte dela ) ou um dado ( ou parte dele );

d.   E = quantidade de bits ( ou tamanho ) de cada endereço;

e.   T = total de bits que podem ser armazenados na memória.

                                                                                               M

f.    Pode-se armazenar em cada célula um valor entre 0 e 2    - 1.

                M

      São  2       combinações possíveis;

                                            8

g.   Se  M = 8 bits, tem-se 2    = 256. Logo é possível armazenar

      valores de:

   00000000 ( 0     ou  0  )  até   11111111 (  255     ou  FF    ).

                         10        16                                   10           16

h.   A capacidade da memória principal é dada  por:

                                     E

                           N = 2           .

i.    O total de bits que podem ser armazenados na MP é dado por:

                                        T = N x M    ,

onde  por  ( I )  pode-se escrever:

                           E

                  T = 2     x   M

Exercícios :

1.   Uma memória principal possui espaço de 512 células, com  8 bits de tamanho.  Quantos bits essa memória é capaz de armazenar.  Em  seguida, verifique quantos bits são necessários para representar cada um dos endereços da memória.

      Solução:

 N  = total de células = 512

 M  =  tamanho da célula = 8 bits

 T   =  total de bits da memória = ?

 E   =  quantidade de bits para representar um endereço = ?

    Temos  que :

 T   =   N  x  M ,    logo vem:

  T = 512 x 8  = 4096 bits =  4 x 1024 bits =  4 K bits.

    Sabemso que :

                 E                                   9

        N = 2       e       N = 512 =  2      ,    logo :

                 9        E

               2   =   2   ,

     Onde podemos concluir que :  E =  9 bits.

OPERAÇÕES QUE OCORREM NUM PC

Escreva a seqüência de microoperações que devem ser realizadas pelo ciclo de execução das seguintes instruções:

a) SUB Op. ACC ACC – (Op.)

Resposta:

t1: REM (RI(Endereço))

t2: RDM Memória

t3: ACC (ACC) - (RDM)

b) JMP Op. CI Op

Resposta:

t1: CI (RI(Endereço))

c) INC Op. (Op.) (Op.) + 1

Resposta:

t1: REM (RI(Endereço))

t2: RDM Memória

t3: ACC (RDM) + 1

t4: RDM ACC

t5: Memória RDM

Considere uma máquina que possa endereçar 512 Mbytes de memória física, utilizando endereço referenciando byte, e que tenha a sua memória organizada em blocos de 32 bytes. Ela possui uma memória cache que pode armazenar 8K blocos, sendo um bloco por linha. Mostre o formato da memória cache, indicando os campos necessários (tag, bloco) e o número de bits para cada campo, e o formato de um endereço da memória principal, indicando os bits que referenciam os campos da cache, para os seguintes mapeamentos:

a) Mapeamento direto.

Resposta:

Como há 16 M blocos na memória principal e 8 K blocos na cache, então cada linha deverá acomodar 2K blocos, um de cada vez, é claro.

Formato da memória cache:

A memória cache terá 8K linhas (ou quadros) em cada linha teremos tag de 11 bits e bloco de 32 bytes.

O endereço da memória principal terá o seguinte formato:

Campo de número do bloco: de 11 bits (para endereçar um dos 2 K blocos)

Campo de número da linha: de 13 bits (já que temos 8 K blocos)

Campo de endereço da palavra: 5 bits (já que temos 32 bytes por bloco)

b) Mapeamento totalmente associativo.

Resposta:

Como há 16 M blocos na MP e eles podem ficar em quaisquer dos 8 K blocos da Cache, temos:

Formato da memória cache:

A memória cache terá 8K linhas (ou quadros), em cada linha teremos tag de 24 bits e bloco de 32 bytes.

O endereço da memória principal terá o seguinte formato:

Campo de número do bloco: de 24 bits (para endereçar um dos 16 M blocos)

Campo de endereço da palavra: 5 bits (já que temos 32 bytes por bloco)

c) Mapeamento associativo por conjunto, onde cada conjunto possui quatro linhas, cada uma de um bloco.

Resposta:

A memória cache neste caso terá um número de conjuntos igual a 8K linhas/ 4 = 2 K. Onde, cada um

dos 16M blocos pode ficar em um dos 2K conjuntos, ou seja, cada conjunto poderá alocar 8K blocos.

Assim, o formato da memória cache será: 2k conjuntos de 4 linhas e cada linha com bloco de 32 K.

O tag da memória cache terá 13 bits e bloco de 32 bytes.

O endereço da MP terá os seguintes campos:

Tag: 13 bits (já que cada conjunto poderá alocar 8K blocos)

Número de conjuntos: 11 bits (já que existem 2K conjuntos)

Endereço da palavra: 5 bits (já que temos 32 bytes por blocos)

FÓRMULAS DE INDETERMINAÇÃO

Formas Indeterminadas

                                              

Aqui estão as sete indeterminações matemáticas:

01.   0/0,

            

02.   ∞/∞,

03.   0 x ∞,

          ∞

04.   1         ,

05.   0° ,

06.   ∞        ,

07.   ∞ − ∞ .

OBSERVAÇÃO:

 Temos dois tipos de divisão por zero: 

- a divisão de um número não nulo por zero;

- a divisão de zero por zero. 

Os representantes protótipos desses tipos são: 

- a divisão 1/0;

- a divisão 0/0.

Essas duas divisões tem natureza bastante distinta:

• a divisão 1/0 é indefinida ou impossível entre os número.
• e a divisão 0/0 é indeterminada. 

Resumo e conclusões:

• a divisão 1/0 é indefinida entre os números, mas pode ser definida como 1/0 = infinito. Se adotarmos essa solução, devemos estar bem cientes que a operação com o infinito provocará resultados absurdos a menos que façamos uma drástica modificação nas regras usuais de cálculo.
   
• a divisão é/0 indeterminada entre os números não nulos, e em especial com a escolha 0/0 = 1; o caminho alternativo 0/0 = 0 leva a resultados não naturais e inconvenientes.

UCP E A E/S DE UM PC

Comunicação  entre a Interface de

Entrada e Saída e a  UCP

Existem três possíveis métodos de comunicação entre a interface de Entrada e Saída ( E/S)  de um computador com a Central de processamento de dados (UCP)  e a Memória Principal (MP).

    São os seguintes:

a)   Por  Programa  ( Polling);

b)   Por Interrupção;

c)    Por Acesso Direto a Memória.

  Para Iniciar vamos descrever resumidamente cada uma das três:

a.    Por Programa:

A UCP indica à interface de entrada e saída que deseja realizar uma operação de transferência de dados e fica interrogando a interface para saber se ela está pronta para realizar a transferência de dados. Quando a UCP recebe uma resposta positiva da interface, ela realiza a

transferência de dados. Para ler dados da interface e colocar os dados na memória, ela realiza  operações de leitura de dados da interface e escrita na memória. Para escrever dados na interface, ela realiza operações de leitura da memória e escrita na interface.

b.     Por Interrupção:

     A UCP indica à interface de entrada e saída que deseja realizar uma operação de transferência de dados e realiza outras instruções que não se referenciam a esta operação, ou seja, a UCP não fica interrogando a interface para identificar quando ela está pronta. Quando a interface está pronta para realizar a transferência, ela gera um sinal de interrupção que é recebido pela UCP. A UCP ao receber este sinal, termina de realizar a instrução que estava sendo realizada, salva o contexto onde esta instrução estava sendo realizada, e executa as instruções para realizar a transferência de dados com a interface.

Por Acesso Direto à Memória (DMA) :

  Um controlador de DMA realiza diretamente a transferência de dados entre a interface e a memória sem envolver a UCP nesta transferência. A UCP necessita enviar alguns parâmetros para o controlador de DMA: o endereço da interface, o tipo de transferência (escrita ou leitura de dados), o endereço de memória para ler ou escrever os dados e o número de bytes a serem transferidos. O controlador de DMA realiza toda a transferência de dados entre a interface e a memória e a UCP não necessita executar nenhuma instrução para realizar esta transferência. Quando a transferência acaba, o controlador de DMA gera um sinal de interrupção para a UCP indicando que a transferência foi realizada.

FALE COM O SEU VEREADOR

SE VOCÊ NÃO ESTA SATISFEITO COM AS ATITUDES DO SEU VEREADOR - ENTRE EM CONTATO COM ELE E SE POSICIONE.
O TELEFONE  E  E-MAIL ESTA NO ENDEREÇO ABAIXO:

http://www.camara.rj.gov.br/vereadores_atuais.php?tamanho=min